面向PCI Express 6.0的DesignWare IP提供64GT/s的数据速率，延迟性低，合用于高机能计较、AI和存储SoC

DesignWare节制器、PHY和验证IP支持PCI Express 6.0类型中的最新成果，支持早期SoC开拓 

具有新型MultiStream架构的低延迟节制器，可提供的数据吞吐量是传统PCI Express节制器的2倍 

5纳米工艺中的高机能PHY回收奇特的模仿和DSP技能，可在芯片对芯片、转接卡和背板接口上节减20%的功耗 

具有全套的协议、要领和出产率特性，可实现PCI Express 6.0设计的快速验证

新思科技（Synopsys, Inc.，纳斯达克股票代码: SNPS）克日公布推出业界首个面向PCI Express®（PCIe®）6.0技能的完整IP核办理方案，个中包罗节制器、 PHY和验证IP，可实现PCIe 6.0片上系统（SoC）设计的早期开拓。基于新思科技遍及陈设并颠末硅验证的面向PCIe 5.0的DesignWare®IP核，面向PCIe 6.0的全新DesignWare IP核支持尺度类型的最新成果，个中包罗64GT/s PAM-4信号传输、FLIT模式和L0p功耗状态。新思科技的完整IP办理方案可满意高机能计较、AI和存储SoC在延迟、带宽和功耗效率方面不绝提高的要求。

为了实现最低延迟并最大限度地提高所有传输局限的吞吐量，面向PCI Express 6.0的DesignWare节制器回收MultiStream架构，可提供相当于Single-Stream设计2倍的机能。该节制器回收1024位架构，可让开拓者在1GHz时序收敛的条件下实现64GT/s x 16的带宽。另外，闲和庄棋牌 ，该节制器还可在处理惩罚多个数据源以及利用多个虚拟通道时提供最佳流量。为了通过内置验证打算、序列和成果包围来加速测试平台的开拓，面向PCIe的VC验证IP回收了当地SystemsVerilog/UVM架构，只需小量的事情即可完成集成、设置和定制。

新思科技面向PCIe 6.0的DesignWare PHY IP可提供奇特的自适应DSP算法，可优化模仿和数字平衡，从而最大限度地提高功耗效率，而不受通道影响。借助正在申请专利的诊断成果，PHY可实现靠近零的链路封锁时间。面向PCIe 6.0的DesignWare PHY IP感知机关架构可最大限度地淘汰封装串扰，并支持针对x16链路的麋集SoC集成。为基于ADC的架构回收优化数据路径可实现超低延迟。

新思科技IP营销和计谋高级副总裁John Koeter暗示：“云计较、存储和呆板进修等领先应用需要传输大量数据，这要求开拓者以最小的延迟集成最新的高速接口，以满意这些系统的带宽需求。通过新思科技面向PCI Express 6.0的完整DesignWare IP办理方案，我们的客户可以赶早开始其基于PCIe 6.0的设计，并操作新思科技在PCI Express方面的富厚专业常识和卓越领先职位，加快其在芯片规模的乐成之路。”

Intel技能打算总监Jim Pappas暗示：“PCI Express是汗青上利用最遍及、可扩展最强的互连技能。新思科技的最新DesignWare IP是全球生态系统一连致力于PCIe 6.0这一重要行业尺度的领先指标，并为PCIe第6代的开拓和将来英特尔平台上的应用奠基了基本。”

上市时间和资源 

面向PCIe 6.0早期会见的DesignWare节制器和PHY IP打算将于2021年第三季度推出。面向PCIe 6.0的验证IP现已推出。有关更多信息，请会见DesignWare IP for PCIe 6.0。

新思科技DesignWare IP简介 

新思科技是提供面向片上系统 (SoC) 设计的高质量硅验证IP核办理方案的领先供给商。广义上的DesignWare IP核组合包罗逻辑库、嵌入式存储器、PVT传感器、嵌入式测试、模仿IP核、有线和无线接口IP核、安详IP核、嵌入式处理惩罚器和子系统。为了加快原型设计、软件开拓以及将IP核整合进芯片，新思科技IP核Accelerated打算提供IP核原型设计套件、IP核软件开拓套件和IP核子系统。新思科技对IP核质量的遍及投资、全面的技能支持以及强大的IP核开拓要领使设计人员可以或许低落整合风险，并加速上市时间。垂询新思科技DesignWare IP详情，请会见https://www.synopsys.com/designware。

关于新思科技 

新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）是浩瀚创新型公司的Silicon to Software™（“芯片到软件”）相助同伴，这些公司致力于开拓我们日常所依赖的电子产物和软件应用。作为一家被纳入标普500强（S&P 500）的公司，新思科技恒久以来一直处于全球电子设计自动化（EDA）和半导体IP财富的领先职位，并提供业界最遍及的应用措施安详测试东西和处事组合。无论您是建设先进半导体的片上系统（SoC）的设计人员，照旧编写需要更高安详性和质量的应用措施的软件开拓人员，新思科技都可以或许提供您的创新产物所需要的办理方案。有关更多信息，请会见。